Logisimコンピューター構成理論実験16ビット符号なしコンパレーター設計
Logisim Computer Composition Theory Experiment 16 Bit Unsigned Comparator Design
4ビット符号なしコンパレータを使用した構造Logisim16ビット符号なしコンパレータ
考え
コンパレータによって、4つの符号なしを4つの比較に分割して構築できますが、途中でいくつかの問題があります。
構築する
ビューは一部になっています 
対応するxとyが4であり、比較された4つに対応する場合、出力は3つのタイプに分割されることに注意してください。
- この時点で、010は2つの状況に分けられます。（1）対応する4を出力しない（2）対応するビット出力に等しい
- つまり、出力に対応する100 x 4ビットは、対応する4ビットyの出力よりも大きくなります。
- 前の001条とは対照的に
まず、回路の8つの入力部分を作成します
ここに、ビット0〜3、ビット4〜7、ビット8〜11、ビット12〜15に対応する4つの出力があります。これらの3つの出力によって得られる結果は、等しく、3つ未満です。
この機能を実現するために、3つの出力に対応するコンパレータによって出力される4ビットの符号なし結果に注意してください。
上の図と下の図の間に図を示します。関係を構築する必要があります。具体的には、xi = 1、yi = 0に対応する下のFIGビットに対応する100個の（たとえば）出力が与えられた場合に、図xiとyiを比較する必要があります。 （より大きい）、XORゲートは次のように使用できます
出力100が2つの入力を生成する場合、排他的論理和10 1,00 XORがゼロになり、目的の入力が正常に取得されます。
パッケージ
テスト回路に
見ることができ、テストに成功しました
ここで私が行っているのは、コンピュータ華中科技大学のmooc実験の原則です。
華中科技大学コンピュータハードウェアシステム設計mooc