SAE J1850 VPW / PWM物理層----回路図の例付き！！！

Sae J1850 Vpw Pwm Physical Layer With Example Schematic Diagram

元の住所:: https://blog.csdn.net/sun520up/article/details/100515368

1.STM32チップへのSAEJ1850自動車バスプロトコルVPW物理層ドライバーの実装---- https://blog.csdn.net/sun520up/article/details/100515133?utm_medium=distribute.pc_relevant.none-task-blog-baidujs-2

2.j1850バス駆動回路に基づく製造方法---- http://www.xjishu.com/zhuanli/54/201020154937.html

3、OBD-J1850VPW ---- http://www.pudn.com/Download/item/id/987986.html

4、SAE J1850 VPWM ---- http://www.pudn.com/Download/item/id/3354466.html

SAE J1850バスバスは、車両の診断およびデータ共有アプリケーションに使用されます。 J1850バスには、次の2つの形式があります。

41.6Kbpsパルス幅変調（PWM）2線式差動アプローチ（フォード車）
10.4Kbps可変パルス幅（VPW）シングルワイヤーアプローチ（GM車両）

単線アプローチでは、バスの長さが最大35メートル（32ノード）になる場合があります。 1994年に開発されたJ1850は、新しい設計のために段階的に廃止される可能性があります。 J1850インターフェイスはクラスBプロトコルです。

高値は4.25ボルトから20ボルトの間にあり、低値は3.5ボルト未満のものです。上限値と下限値はビットシンボルとして送信されます（単一ビットではありません）。シンボル時間は、単線アプローチの場合、64uSと128uSです。バスは弱いプルダウンを使用し、ドライバーはバスをハイにプルする必要があり、高信号が支配的であると見なされます。パッシブロジック1は128uSのローレベルとして送信され、アクティブロジック1は64uSのハイレベルとして送信されます。パッシブロジック0は64uSのローレベルとして送信され、アクティブロジック0は128uSのハイレベルとして送信されます。 J1850プロトコルは、CSMA / CRアービトレーションを使用します。