サーバーバスプロトコル_第3章-SVID電源管理プロトコル
Server Bus Protocol_chapter Three Svid Power Management Protocol
目次
第4に、SVIDは読み取りと書き込みをどのように区別しますか
I.概要
まず、SVIDのフルネームを理解します：シリアル電圧識別。中国語の翻訳が翻訳された後、それはシリアル電圧識別です。主にCPUで使用され、SVIDを介してVR電源の出力電圧を動的に調整します。以下では、電圧の調整方法について説明します。
2.SVIDプロトコル構成方法
物理層でのSVIDの実現は、主に3本の信号線、信号線の名前と信号線の機能を次の表に示します。
| 信号名 | 特徴 | 特性 |
| SVID_CLK | SVIDのクロックラインの周波数は25Mhzです。 | VCCIO、OD出力を搭載。信号は一方向に送信されます。 |
| SVID_Data | SVIDデータケーブル | VCCIO、OD出力を搭載。信号は両方向に送信されます。 |
| SVID_Alert | SVID警告ライン | VCCIOを搭載し、効果が低い。信号は一方向に送信されます。 |
SVIDアクセス方法はマスターとしてのCPU、スレーブデバイスに接続するためのアクセス。複数のスレーブデバイスが存在する可能性があります。さまざまなスレーブについて、Intel CPUにはPDG内のアドレスに特定の要件があり、この要件を満たす必要があります。アドレス要件は次のとおりです。
| VR | 要件に対応する |
| VCCIN | 00H |
| VCCSA | 01H |
| VCCIO | 02H |
注：異なるモデルのCPUでは、VR電源の電気的命名に一貫性がない場合があります。 PDGのSVIDアドレスが優先されます。
3、SVIDプロトコルトポロジ要件
IntelにはSVIDトポロジの必須要件があり、Intelトポロジの要件を満たす必要があります。概略トポロジーを次の図に示します。
その中で、各直列抵抗と各プルアップ抵抗の要件は、回路図トポロジで明確に定義されているため、注意を払い、厳密に従う必要があります。
第4に、SVIDは読み取りと書き込みをどのように区別しますか
SVIDのタイミングはより複雑であり、理解するには忍耐が必要です。 SVIDのタイミングをテストした後、Intelに送信して、タイミングの信号品質とタイミングに問題がないかどうかを確認することをお勧めします。
SVIDデータラインは双方向です 、したがって、測定されたタイミングに従って読み取りと書き込みを区別する必要があります。
CPU読み取りをテストするときは、CPU側の近くでテストしてください。
テストを書くときは、VR側の近くでテストする必要があります。
SVIDシーケンス図を以下に示します。
タイミング図によると：
マスター読み取り操作
マスターはクロックの立ち上がりエッジでサンプリングし、データは前のサイクルの270°フェーズでレベル変換されます。
マスター書き込み操作
スレーブはクロックの立ち下がりエッジでサンプルを取得し、データはクロックの立ち上がりエッジで変化します。
上記の読み取りおよび書き込み操作によると、SVIDは主にデータ変更のフェーズによって読み取りと書き込みを区別していることがわかります。
5、質疑応答
1）SVIDに特別な要件はありますか？
回答：はい、下の写真を参照してください：
