xilinx ODDR IDDR IDELAYE ODELAYE IBUFDS、IBUFGDS、およびOBUFDS

Xilinx Oddr Iddr Idelaye Odelaye Ibufds

参照ブログ：

https://blog.csdn.net/q774318039a/article/details/88910399

https://blog.csdn.net/XiaoQingCaiGeGe/article/details/85255337?depth_1-

https://blog.csdn.net/XiaoQingCaiGeGe/article/details/85255386?depth_1-

https://blog.csdn.net/crazy_night/article/details/42639965

IBUFDS：シングルエンドとの差動
OBUFDS：シングルエンドからディファレンシャル

IBUFDS、IBUFGDS、およびOBUFDSはすべて、異なるレベルのインターフェイス間のバッファリングと変換に使用される差動信号バッファです。 IBUFDSは差動入力に使用され、OBUFDSは差動出力に使用され、IBUFGDSはクロック信号専用の入力バッファです。

IDDR：シングルエンドからダブルエッジのデータ
ODDR：ダブルエッジデータからシングルエンドデータへ
注：ODDRおよびIDDR作業には、約110〜120nsのリセット時間があります。
IDDRは、立ち上がりエッジで1回、立ち下がりエッジで1回データを収集し、形成されたデュアルデータは次のクロックエッジで出力されます。

インスタンス化できるテンプレートを表示する：ツール>言語テンプレート

ODDR #(.DDR_CLK_EDGE ('SAME_EDGE')) i_tx_data_oddr ( .CE (1'b1), .R (1'b0), .S (1'b0), .C (tx_clk), .D1 (tx_data_n), .D2 (tx_data_p), .Q (tx_data_oddr_s)) end

ODELAYE2 #( .CINVCTRL_SEL ('FALSE'), .DELAY_SRC ('ODATAIN'), .HIGH_PERFORMANCE_MODE ('FALSE'), .ODELAY_TYPE ('VAR_LOAD'), .ODELAY_VALUE (0), .REFCLK_FREQUENCY (200.0), .PIPE_SEL ('FALSE'), .SIGNAL_PATTERN ('DATA')) i_tx_data_odelay ( .CE (1'b0), .CLKIN (1'b0), .INC (1'b0), .LDPIPEEN (1'b0), .CINVCTRL (1'b0), .REGRST (1'b0), .C (up_clk), .ODATAIN (tx_data_oddr_s), .DATAOUT (tx_data_odelay_s), .LD (up_dld), .CNTVALUEIN (up_dwdata), .CNTVALUEOUT (up_drdata))

//coms OBUF i_tx_data_obuf ( .I (tx_data_odelay_s), .O (tx_data_out_p)) //Differential lvds OBUFDS i_tx_data_obuf ( .I (tx_data_odelay_s), .O (tx_data_out_p), .OB (tx_data_out_n))